黑龙江36选7开奖信息 黑龙江36选7今日开奖 黑龙江36选7 黑龙江36选711月7日 黑龙江36选7走势图大星 黑龙江36选7历史开奖结果查询 黑龙江36选7开奖结果查询结果 福彩黑龙江36选7开奖结果查询 双色球黑龙江36选7开奖结果 黑龙江36选7开奖中奖规则 黑龙江36选7开奖电视 黑龙江36选7中5红 双色球黑龙江36选7开奖结果查询结果 黑龙江36选7彩票 黑龙江36选7周即开奖
当前位置 主页>音频电路>音频处理>

FPGA音频接口转换电路图

2017-10-23 09:14 [音频处理] 来源于电路图之家
导读FPGA音频接口转换电路图 PCI总线是一种高性能的32/64位局部总线理论最大传输速率可达132 Mbit/s可支持多组外设已经被各类主流处理器做为总线标注是目前应用最广泛的外围总线如今大部分处理器并没有集成I2S接口但在嵌入式系?#25345;CPU经常使用PCI总

FPGA音频接口转换电路图
PCI总线是一种高性能的32/64位局部总线理论最大传输速率可达132 Mbit/s可支持多组外设已经被各类主流处理器做为总线标注是目前应用最广泛的外围总线如今大部分处理器并没有集成I2S接口但在嵌入式系?#25345;CPU经常使用PCI总线与外围设备进行?#25442;?#25925;需设计一种PCI—I2S 接口转换电路从而实现CPU与外围音频设备进行通信目前实现此种接口转换电路主要通过PCI接口芯片与音频接口芯片等专用集成电路芯片在板级电路进行 组合从而实现基于PCI的音频播放设备此种电路虽然成熟可靠但电路设计复杂灵活性小而且需要占用大量的电路板?#21344;?
随着数字通信技术的发展由于FPGA的灵活性与其较短的开发周期在接口电路设计中的应用已经越来越广泛本文提出一种使用FPGA实现PIC—I2S 的接口转换电路不仅可以避免使用协议转换芯片节省电路板上的?#21344;?#32780;?#19968;?#22823;幅加强了系统的灵活性方便维护升级
1 系统的硬件设计
音频播放系?#25345;?#35201;由立体声音频编解码器TLN320AIC23BFPGA器件XC6SLX75以及处理器PowerPC8270组成系统框图如图1所 示CPU将原始音频数据通过PCI总线传至FPGA后以每组数据16 bit的格式串行传输至音频芯片TLV320AIC23B并由音频芯片将数字量转换为模拟音频信号输出FPGA实现PCI接口功能和对音频编解码芯片 的配置与数据传输功能其内部主要由PCI协议接口I2S协议接口I2S配置寄存器I2C协议接口以及FIFO存储器等组成

TLV320AIC23B在系?#25345;?#23454;现数字音频信息到音频模拟量的转换在系?#25104;?#30005;工作时首先需要通过I2C接口配置它的多个控制寄存器此后芯片将根据位传输时钟(Bclk)与左右声道控制时钟(LRCIN)按控制寄存器中配置的方式采集由FPGA发送来的音频数据接收到的数据将传至芯片内部进行数模转换滤波等处理
FPGA根据I2S协议规范与芯片要求由主时钟(MCLK)分频产生位传输时钟(Bclk)与左右声道控制时钟(LRCIN)与音频数据同步发送至 TLV320AIC23B其中左右声道控制时钟(LRCIN)应与音频数据的原始采样级别频率相同根据I2S的协议规范及芯片资料其位传输时钟 (Bclk)与芯片的主时钟(MCLK)如下:
BCLK=Sampling Size×Sampling Rate (1)
MCLK=Sampling Size×Sampling Rate×384 (2)
式中Sampling Rate为原始采样级别频率;SamplingSize为采样大小
系?#25345;УTLV320AIC23B芯片采用左对齐的接口模式其时序如图2所示其中LRCIN为高电平时音频的左声道选通为低时音频的右声道选通在 LRCIN的一个周期内左右声道上传输同一组数据由于PCI总线的传输速度远高于I2S总线的传输速度为不使CPU过高频率的响应中断所以在 FPGA中生成一个FIFO可使得PCI总线可以连续传入大量数据此外由于不同的音频文件有着不同的采样级别频率而通常音频文件的采样频率为16 kHz或32 kHz故在FPGA中生成I2S_config寄存器可以通过PCI总线设置此寄存器以调用FPGA中不同的数字时钟管理(DCM)从而为 TLV320AIC23B芯片提供不同的时钟

2 PCI接口设计
PCI 协议比较复杂它不仅有严格的同步时序要求而且需要许多的配置寄存器因此实现电路也比较复杂通常情况下在FPGA中实现PCI接口通常有3 种方式(1)用FPGA自行设计PCI接口该方法可根据需要有选择地实现PCI接口功能更贴近系统需要而且可?#36234;?#20302;系统成本但需要开发者对 PCI协议有着深刻的了解且在外部环境恶劣时不容易满足系统的稳定性要求开发难度较大(2)利用PCI硬核来对系统进行开发PCI硬核即是嵌入 在FPCA内部的固化电路类似于专用的PCI接口芯片设计者只需完成信号链接与验证即可但此方法中PCI硬核已经固化在FPGA中影响了系统的 灵活性(3)利用PCI软核进行开发PCI软核可以根据用户自身的需要进?#20449;?#32622;更为灵活贴近用户系统且其已经过设计厂商的验证可靠性高本文 采用Mentor公司提供的开源软核MPCI32用于FPGA上PCI接口的开发
Mentor公司的PCI?#36865;?#20840;符合PCI2.2的标 准支持33/66 MHz32位数据的传输PCI核的结构如图3所示该PCI核的功能是将入口测复杂的PCI接口信号转为出口侧较为操作的用户信号PCI核内用户侧 设置有主控制接口和从控制接口以及配置寄存器等模块其中从控制接口分为寄存器接口与FIFO接口因为本文中仅使用了从控制接口所以图中仅?#28304;?#25511;制接 口的信号?#25925;M?#21487;以看出IP核左侧的信号为PCI的标准信号在使用时与前端PCI总线连接右侧信号为本地数据信号可以看出IP核将PCI上原本复 用的地址线与数据线处理后分别接出为32位的地址线与32位数据线并且原本总线上双向的数据线被区分为单向读信号线与写信号线此外还有后端逻辑对寄存 器的读写地址信号线与PCI访问逻辑的读写地址信号线后端对寄存器使用时的请求信号线寄存器被占用的标志信号线等配置寄存器包含所有PCI配置?#21344;? 的信息其中包括表明设备信息的Device ID与Ven dor ID寄存器以及命令寄存器Base Address Register等主设备初始化时需要访问的信息这些信息在PCI核生成时已经被设定无需改动

在设计PCI接口时用户通过发起寄存器读写请求tarO_req去访问后端寄存器从寄存器?#25442;?#25968;据在CPU检测到都算逻辑未使用寄存器时可发起占用请求并占用寄存器(tarO_gnt被置位)此时PCI读写此寄存器中的数据
3 音频接口设计
在驱动后端的音频芯片时首先需要通过I2C接口配置音频芯片的控制寄存器此后根据音频数据不同的采样级别频率控制FPGA产生的时钟最终音频数据从FPGA内部的FIFO中通过FPGA产生的时钟依据I2S协议标准向音频芯片传输在FPGA中设?#39057;?#38899;频接口包括I2C时序协议接口模块I2S时钟控制接口模块和I2S时序协议接口模块
3.1 I2C接口模块的设计
I2C总线是由飞利浦公司开发的串行总线总线由两根信号线构成其中SCLK为时?#26377;?#21495;线SDA为双向数据线I2C总线上的所有设备均可做为主设备每个设备在总线上都有唯一的地址
立体声音频编解码器TLV320AIC23B中共有11个寄存器需要配置所有寄存器为只写寄存器这些寄存器分别控制芯片输出音频的左右耳机音量左右功放音量芯片电源采样率等参数在芯片的配置参数传输时以I2C 的数据线(SDA)在时钟线(SCLK)为高时下降沿条件作为数据的起始位此后每当FPGA向TLV320AIC23B传输8位数据时TLV320 AIC23B在第9个时钟时通过SDA向FPGA返回一个ACK信号如果FPGA确认收到ACK信号则继续传输下一组数据否则将重复传输此组数据实 际中示波器测量的传输波形如图4所示

3.2 I2S时钟控制接口模块的设计
由 于不同的音频数据有着不同的采样级别频率所以在传输不同音频文件时FPGA提供给TLV320AIC23B的时钟频率不同为使不同采样频率的声音文 件都能在本系?#25104;?#27491;常播放故在FPGA内部使用其DCM由主时钟12.288 MHz生成16 kHz和32 kHz两种采样时钟频率接入缓冲器BUFGMUX中并且通过在PCI的配置?#21344;?#20013;开辟一个寄存器寄存器的值接至BUFGMUX的选择端这样通过配 置PCI总线配置此寄存器即可根据播放音频的情况选择时钟频率
3.3 I2S时序协议接口模块的设计
I2S 时序接口模块的主时钟由FPGA内部提供模块内通过对主时钟进行分频产生BCLK与LRCin模块在每个LRCin的上升沿由缓存FIFO中读取一个 16 bit的数据放入临时寄存器此后在BCLK的每个上升沿?#26469;?#30001;高至低读取寄存器中的每一位并?#25345;?#32473;数据线SDIN并且在LRCIN的下降延时重复传输 此数据从而完成音频数据的I2S协议传输
4 系统测试及结果
通过在上?#25442;?#20013;向 CPU内部Flash烧?#23478;?#27573;音频数据此后通过访问FPGA的配置寄存器将此段数据传入至FPGA内64 kB的FIFO中后端音频模块检测到FIFO?#24378;占?#24320;始工作首选通过逻辑仿真软件对系统进行仿真结果如图5所示信号线SDIN LRclkBCLK输出结果符合I2S协议规范中左对齐模式此后可以在音频芯片模拟输出端接入耳机或功放等音频播放设备用示 波器测量其模拟输出结果证明此系统工作正常可以按照要求播放16 kbit/s与32kbit/s WAV音频文件通过示波器测量的模拟输出如图6所示可以看出明显的包络信号通过以上结论可以看出系统可以充分利用FPGA 片内资源从而减少对板内面积占用并减低系统功?#27169;?#20063;易于?#28006;?#20837;同类的嵌入式系?#25345;小?

在本文的基础上可以进一步发挥FPGA的灵活性比如在开发FPGA上支持PCI从设备DMA模式以进一步加强PCI总线的读写效率I2S总线的右对齐和DSP模式等并且可以开发语音芯片上的语音采集功能使系统实现语音采集转换传输等功能

ʺ36ѡ7
黑龙江36选7开奖信息 黑龙江36选7今日开奖 黑龙江36选7 黑龙江36选711月7日 黑龙江36选7走势图大星 黑龙江36选7历史开奖结果查询 黑龙江36选7开奖结果查询结果 福彩黑龙江36选7开奖结果查询 双色球黑龙江36选7开奖结果 黑龙江36选7开奖中奖规则 黑龙江36选7开奖电视 黑龙江36选7中5红 双色球黑龙江36选7开奖结果查询结果 黑龙江36选7彩票 黑龙江36选7周即开奖